设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › 资源共享 › EDA资源使用讨论 › system verilog 3.1标准文档

返回列表发新帖

查看: 1780|回复: 3

system verilog 3.1标准文档

发表于 2010-7-25 15:04:53 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

system verilog 在verilog-2001标准的基础上作了相应扩展，该文档进行了详细的描述，很好的东东欧。

SystemVerilog_3.1_final.pdf

2.26 MB, 下载次数: 46 , 下载积分: 资产 -2 信元, 下载支出 2 信元

相关帖子

回复

楼主| 发表于 2010-7-25 15:06:37 | 显示全部楼层

自己先抢个沙发，呵呵

回复支持反对

发表于 2010-8-4 14:46:44 | 显示全部楼层

楼主英明啊

回复支持反对

发表于 2010-8-5 02:54:40 | 显示全部楼层

收下了谢谢

回复支持反对

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-2 14:11 , Processed in 0.142708 second(s), 10 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表