设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › Verilog testbench如何寫??

1 ... 6 7 8 91011 12 13 14 ... 15 / 15 页下一页

返回列表发新帖

楼主: chiu123

[求助] Verilog testbench如何寫??

发表于 2011-10-27 00:14:32 | 显示全部楼层

装积分啊

回复支持反对

发表于 2011-10-27 00:18:51 | 显示全部楼层

zhuangdongxi a

回复支持反对

发表于 2011-10-27 00:22:05 | 显示全部楼层

taishaole

回复支持反对

发表于 2011-10-27 00:25:26 | 显示全部楼层

jixudfdsafas

回复支持反对

发表于 2011-10-27 08:47:31 | 显示全部楼层

cai niao gei ni ding yixia~~~~

回复支持反对

发表于 2012-4-14 17:11:44 | 显示全部楼层

回复 9# luancaofen

看看，多谢

回复支持反对

chenjin19850101

发表于 2012-4-15 12:06:08 | 显示全部楼层

作为收藏了

回复支持反对

发表于 2012-4-19 16:08:00 | 显示全部楼层

来学习。

回复支持反对

发表于 2012-4-20 01:04:12 | 显示全部楼层

真是多謝!

回复支持反对

发表于 2012-4-20 09:39:44 | 显示全部楼层

学习了，看看。

回复支持反对

1 ... 6 7 8 91011 12 13 14 ... 15 / 15 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-8 19:03 , Processed in 0.148568 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表