设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › verilog,VHDL黄金参考指南（verilog golden reference g ...
123下一页
返回列表 发新帖
楼主: jinzhoulang

[资料] verilog,VHDL黄金参考指南（verilog golden reference guide）

[复制链接]
发表于 2010-11-30 02:31:41 | 显示全部楼层
谢谢楼主！Ding+++++++++++++++++
回复 支持 反对

使用道具 举报

发表于 2011-1-16 17:54:31 | 显示全部楼层
是不是1996年的第一版？
回复 支持 反对

使用道具 举报

发表于 2011-1-16 20:54:41 | 显示全部楼层
thank you brother.
回复 支持 反对

使用道具 举报

发表于 2011-1-16 22:43:46 | 显示全部楼层
好东西啊 nice~~
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2015-1-7 07:51:56 | 显示全部楼层
谢谢~
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2015-1-7 08:10:35 | 显示全部楼层
verilog is very good language
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2015-2-24 15:18:49 | 显示全部楼层
xxxxxxxxxxx
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2015-11-20 13:22:02 | 显示全部楼层
感谢楼主
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

3ustar
发表于 2015-11-21 10:53:34 | 显示全部楼层
thanks!学习。
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

fyxdsa
发表于 2015-11-21 16:40:17 | 显示全部楼层
简洁明了，不错
回复 支持 反对

使用道具 举报

下一页 »
123下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-18 10:06 , Processed in 0.154312 second(s), 2 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表