设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › SOC设计论坛 › SOC资料区 › ASIC Chip Synthesis Using Synopsys Design Compiler, ...

123 4 5 6 7 8 9 10 ... 20 / 20 页下一页

返回列表发新帖

楼主: mousexia

[资料] ASIC Chip Synthesis Using Synopsys Design Compiler, compiler Primetime

发表于 2010-7-21 20:12:03 | 显示全部楼层

下下来看看

回复支持反对

发表于 2010-7-22 20:38:54 | 显示全部楼层

^^

1# mousexia

回复支持反对

发表于 2010-8-16 13:52:44 | 显示全部楼层

Thanks for sharing!!!

回复支持反对

发表于 2010-8-17 13:39:59 | 显示全部楼层

感謝你，感恩

回复支持反对

发表于 2010-8-17 18:09:34 | 显示全部楼层

感謝你，感恩

回复支持反对

发表于 2010-8-17 18:51:36 | 显示全部楼层

thanks

回复支持反对

发表于 2010-8-17 23:02:01 | 显示全部楼层

，。，。谢谢分享。。，，。。，，。

回复支持反对

发表于 2010-8-21 11:13:09 | 显示全部楼层

3qq!!

回复支持反对

发表于 2010-8-24 08:10:08 | 显示全部楼层

thanks

回复支持反对

发表于 2010-8-24 11:58:03 | 显示全部楼层

处女作做啊，下来看看，谢谢

回复支持反对

123 4 5 6 7 8 9 10 ... 20 / 20 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-1 17:02 , Processed in 0.137885 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表