设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 用FPGA如何实现low power(upf)设计啊？

12 / 2 页

返回列表发新帖

楼主: ironszark

[原创] 用FPGA如何实现low power(upf)设计啊？

发表于 2023-6-29 15:12:13 | 显示全部楼层

不太可能，FPGA的cell固定成一片了，cell电压啥的不能随意变换

回复支持反对

tangxianhong123

发表于 2023-7-3 20:17:49 | 显示全部楼层

里面都是查找表，固定逻辑，没办法模拟，可以使用一些简单的逻辑门在端口中加入类似iso的逻辑

回复支持反对

12 / 2 页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-28 02:32 , Processed in 0.096345 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表