设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 跨时钟域信号分析

12 / 2 页

返回列表发新帖

楼主: xqylyq

[资料] 跨时钟域信号分析

发表于 2010-7-2 10:14:18 | 显示全部楼层

dingdingding

回复支持反对

发表于 2010-7-31 20:28:14 | 显示全部楼层

好，谢谢！

回复支持反对

发表于 2010-9-10 13:34:10 | 显示全部楼层

谢谢!!!!

回复支持反对

发表于 2010-9-10 15:18:39 | 显示全部楼层

看看，谢谢

回复支持反对

发表于 2010-9-20 17:15:08 | 显示全部楼层

下了看一下
1# xqylyq

回复支持反对

发表于 2010-9-20 21:34:25 | 显示全部楼层

look like no new ideas.

回复支持反对

发表于 2010-9-20 21:47:08 | 显示全部楼层

英文的？

回复支持反对

发表于 2010-9-20 22:33:50 | 显示全部楼层

虽然是英文的，还是谢谢楼主

回复支持反对

发表于 2012-8-9 11:34:16 | 显示全部楼层

选择了不后悔~~

回复支持反对

发表于 2013-8-18 16:08:40 | 显示全部楼层

学习！

回复支持反对

12 / 2 页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-29 12:18 , Processed in 0.103834 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表