在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 2517|回复: 9

[资料] Verilog HDL的基本语法.pdf

[复制链接]
发表于 2010-6-11 10:53:45 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
Verilog HDL的基本语法.pdf
不好意思,刚才忘添加附件里,呵呵

Verilog HDL的基本语法.pdf

461.46 KB, 下载次数: 41 , 下载积分: 资产 -1 信元, 下载支出 1 信元

 楼主| 发表于 2010-6-11 10:56:32 | 显示全部楼层
我最近在学FPGA和锁相环的知识,有志者我们可以探讨探讨,相互学习,欢迎大家加入,呵呵!
发表于 2010-9-9 13:46:00 | 显示全部楼层
谢谢 下来看看
发表于 2010-9-9 18:46:37 | 显示全部楼层
谢谢分享
发表于 2010-11-1 17:28:31 | 显示全部楼层
Verilog HDL的基本语法
发表于 2010-11-1 17:40:03 | 显示全部楼层
初学者定一下
发表于 2010-11-1 18:28:46 | 显示全部楼层
sharing thx, thx .
发表于 2015-2-14 15:07:23 | 显示全部楼层
看看  谢谢
发表于 2015-2-15 23:25:36 | 显示全部楼层
只是资料的搬运工,祝大家逻辑设计更上一层楼
发表于 2016-1-28 09:28:36 | 显示全部楼层
谢谢分享。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-28 02:34 , Processed in 0.127358 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表