设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › UART内核编写

123 4 5 / 5 页下一页

返回列表发新帖

楼主: shenshunxiao

[资料] UART内核编写

发表于 2010-6-20 00:37:22 | 显示全部楼层

看看
赫赫！
注释很清楚！
Ｖｅｒｉｌｏｇ的
谢谢、！

回复支持反对

发表于 2010-6-24 12:54:44 | 显示全部楼层

ganxie

回复支持反对

发表于 2010-6-25 21:27:41 | 显示全部楼层

正在找，谢谢楼主

回复支持反对

发表于 2010-6-27 22:00:06 | 显示全部楼层

UART interface. Good. thanks for the sharing.

回复支持反对

发表于 2010-6-27 23:10:36 | 显示全部楼层

看看，楼主自己搞的啊，不错

回复支持反对

发表于 2010-6-29 09:51:01 | 显示全部楼层

找的好辛苦啊
！！！！

回复支持反对

发表于 2010-6-29 09:53:27 | 显示全部楼层

找的好辛苦啊
！！！！

回复支持反对

发表于 2010-7-3 13:16:39 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2010-7-3 17:08:11 | 显示全部楼层

good...thank

回复支持反对

发表于 2010-7-3 17:32:26 | 显示全部楼层

hao , xie xie !!

回复支持反对

123 4 5 / 5 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-28 02:48 , Processed in 0.120782 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表