设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 求有初值的综合状态机verilog

返回列表发新帖

查看: 2571|回复: 3

[求助] 求有初值的综合状态机verilog

发表于 2010-6-7 10:01:21 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

未命名.PNG

求这个可以综合的veriolg代码，

相关帖子

回复

发表于 2010-6-8 17:36:57 | 显示全部楼层

说实话，没懂起你什么意思

回复支持反对

发表于 2010-6-8 22:44:13 | 显示全部楼层

是指initial语句中赋值吗？

要利用复位来赋值

回复支持反对

发表于 2010-6-10 14:18:57 | 显示全部楼层

用reset 给reg赋初值咯

回复支持反对

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-28 20:57 , Processed in 0.143113 second(s), 8 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表