设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 华为 Verilog 约束

1 2 3 456 7 / 7 页下一页

返回列表发新帖

楼主: patriotiii

[资料] 华为 Verilog 约束

发表于 2010-8-30 00:20:10 | 显示全部楼层

kankan

回复支持反对

发表于 2010-8-30 00:59:17 | 显示全部楼层

不错，谢谢不错，谢谢

回复支持反对

发表于 2010-8-30 11:40:48 | 显示全部楼层

还要回复！！！！

回复支持反对

发表于 2010-8-30 19:42:36 | 显示全部楼层

看看先！

回复支持反对

发表于 2010-8-31 14:42:26 | 显示全部楼层

hao.....

回复支持反对

发表于 2010-8-31 20:39:23 | 显示全部楼层

下载看看谢楼主

回复支持反对

发表于 2010-8-31 21:06:41 | 显示全部楼层

Thanks!

回复支持反对

发表于 2010-8-31 21:22:38 | 显示全部楼层

谢谢楼主分享

回复支持反对

发表于 2010-9-4 17:51:59 | 显示全部楼层

谢谢楼主，正好在学习这个呢

回复支持反对

发表于 2010-9-4 18:23:26 | 显示全部楼层

00000000000000000000000000000000000

回复支持反对

1 2 3 456 7 / 7 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-28 12:41 , Processed in 0.088182 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表