设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › verilog testbench
12
返回列表 发新帖
楼主: leon009wlo

[原创] verilog testbench

[复制链接]
hjfhl
发表于 2013-2-27 14:36:18 | 显示全部楼层
assadsadsadsad
回复 支持 反对

举报

sky_elbert
发表于 2013-5-6 11:02:49 | 显示全部楼层
感謝分享~~~~
回复 支持 反对

举报

jeffej
发表于 2015-11-17 14:54:51 | 显示全部楼层
verilog testbench
回复 支持 反对

举报

kangrui@xidian
发表于 2018-7-22 15:09:55 | 显示全部楼层
god bless you
回复 支持 反对

举报

reptilian77
发表于 2018-7-22 18:23:21 | 显示全部楼层
interesting
回复 支持 反对

举报

reptilian77
发表于 2018-7-22 18:25:38 | 显示全部楼层
more interesting informations
回复 支持 反对

举报

reptilian77
发表于 2018-7-22 18:26:43 | 显示全部楼层
thank you
回复 支持 反对

举报

tellingstory
发表于 2020-2-10 11:01:31 | 显示全部楼层
好书。。。
回复 支持 反对

举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-29 12:42 , Processed in 0.125292 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表