设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 华为的一份静态时序分析的资料

1 2 3 456 7 / 7 页下一页

返回列表发新帖

楼主: patriotiii

[资料] 华为的一份静态时序分析的资料

发表于 2010-8-13 23:46:04 | 显示全部楼层

dddddddddddddddddd

回复支持反对

发表于 2010-8-13 23:47:37 | 显示全部楼层

dddddddddddd

回复支持反对

发表于 2010-8-13 23:48:31 | 显示全部楼层

谢谢楼主~~~~~~~~~~~~~

回复支持反对

发表于 2010-8-14 04:16:25 | 显示全部楼层

这段时间在做时序分析的工作

回复支持反对

发表于 2010-8-14 15:33:33 | 显示全部楼层

good

回复支持反对

发表于 2010-8-14 19:40:20 | 显示全部楼层

1# patriotiii
谢谢了

回复支持反对

发表于 2010-8-14 20:11:28 | 显示全部楼层

静态时序分享，嗯嗯，不错，好好学学

回复支持反对

发表于 2010-8-16 00:10:47 | 显示全部楼层

Thank you.

回复支持反对

发表于 2010-8-16 04:48:19 | 显示全部楼层

Thanks a lot !!!!!!!!!!!

回复支持反对

发表于 2010-8-16 13:27:01 | 显示全部楼层

谢谢分享

回复支持反对

1 2 3 456 7 / 7 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-26 06:28 , Processed in 0.089193 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表