设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 资料共享 › 90nm CMOS数字工艺实现的低抖锁相环设计

12 / 2 页下一页

返回列表发新帖

查看: 3858|回复: 18

[资料] 90nm CMOS数字工艺实现的低抖锁相环设计

发表于 2010-5-15 19:08:42 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

90nm CMOS数字工艺实现的低抖锁相环设计

6.用90nm CMOS数字工艺实现的低抖动时钟锁相环设计.pdf

288.9 KB, 下载次数: 123 , 下载积分: 资产 -1 信元, 下载支出 1 信元

相关帖子

回复

发表于 2010-5-15 19:12:02 | 显示全部楼层

研究一下，谢谢分享

回复支持反对

发表于 2010-5-16 10:52:44 | 显示全部楼层

DDDDDDDD

回复支持反对

发表于 2010-5-16 17:59:09 | 显示全部楼层

good~

回复支持反对

发表于 2010-5-16 18:01:09 | 显示全部楼层

thanks~

回复支持反对

发表于 2010-5-16 22:18:54 | 显示全部楼层

ddddddddddddddddddddddddddddddd

回复支持反对

发表于 2010-5-18 20:23:42 | 显示全部楼层

Thanks

回复支持反对

发表于 2010-5-23 09:19:00 | 显示全部楼层

多谢楼主了。。。

回复支持反对

发表于 2010-6-5 15:38:41 | 显示全部楼层

thanks a lot

回复支持反对

发表于 2010-7-5 10:13:43 | 显示全部楼层

ggggggggggd

回复支持反对

12 / 2 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-28 14:40 , Processed in 0.170721 second(s), 11 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表