设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog和VHDL互相转换工具 XHDL-4.0.40破解

123 4 5 6 7 8 9 10 ... 11 / 11 页下一页

返回列表发新帖

楼主: blizzard0

[资料] Verilog和VHDL互相转换工具 XHDL-4.0.40破解

发表于 2010-5-25 13:49:11 | 显示全部楼层

///////////////////////

回复支持反对

发表于 2010-5-25 19:00:01 | 显示全部楼层

thanks！！！

回复支持反对

发表于 2010-5-27 22:33:38 | 显示全部楼层

thank you

回复支持反对

发表于 2010-6-2 21:57:54 | 显示全部楼层

搂住是个好人，谢谢！！

回复支持反对

发表于 2010-6-3 23:23:12 | 显示全部楼层

thanks

回复支持反对

发表于 2010-6-4 00:40:03 | 显示全部楼层

这才是好东西。。。呵呵。。

回复支持反对

发表于 2010-6-21 08:34:02 | 显示全部楼层

不知道好不好用

回复支持反对

发表于 2010-6-29 13:27:41 | 显示全部楼层

不好使啊问题是~~~

回复支持反对

发表于 2010-6-30 23:21:04 | 显示全部楼层

好東西，感謝

回复支持反对

发表于 2010-7-6 16:12:14 | 显示全部楼层

1# blizzard0

谢谢大侠分享了。

回复支持反对

123 4 5 6 7 8 9 10 ... 11 / 11 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-3 18:16 , Processed in 0.152894 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表