设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog超详细教程
123456下一页
返回列表 发新帖
楼主: lioncrude

[资料] Verilog超详细教程

[复制链接]
发表于 2010-5-24 00:15:41 | 显示全部楼层
很好   谢谢
回复 支持 反对

使用道具 举报

发表于 2010-5-25 19:51:14 | 显示全部楼层
thanks!
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2010-5-26 12:19:07 | 显示全部楼层
绝对的好东西，找了很久了
回复 支持 反对

使用道具 举报

chyl
发表于 2010-5-26 20:15:11 | 显示全部楼层
谢谢分享 学习了
回复 支持 反对

使用道具 举报

hellowly
发表于 2011-10-26 19:34:17 | 显示全部楼层
kankan
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

zgsz168
发表于 2011-10-27 22:05:01 | 显示全部楼层
好好学习
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2011-10-27 23:39:48 | 显示全部楼层
谢谢楼主，怎么verilog的资料比VHDL的少
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2011-10-27 23:43:08 | 显示全部楼层
谢谢楼主，怎么verilog的资料比VHDL的少
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2011-10-27 23:58:34 | 显示全部楼层
是课件啊
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2011-10-28 00:04:30 | 显示全部楼层
下来看看，楼主辛苦
回复 支持 反对

使用道具 举报

下一页 »
123456下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-11 22:53 , Processed in 0.067761 second(s), 8 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表