设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 完美时序时钟产生和分发设计指南

12 / 2 页

返回列表发新帖

楼主: lindajillduan

[资料] 完美时序时钟产生和分发设计指南

发表于 2010-5-6 23:29:28 | 显示全部楼层

ddddddddddddddddddddd

回复支持反对

发表于 2010-5-6 23:41:20 | 显示全部楼层

回复支持反对

发表于 2010-5-6 23:43:09 | 显示全部楼层

dddddddddddddddddddddddd

回复支持反对

发表于 2010-5-7 10:11:28 | 显示全部楼层

十分感谢～

回复支持反对

发表于 2010-5-7 12:02:21 | 显示全部楼层

very nice

回复支持反对

发表于 2010-5-11 09:29:49 | 显示全部楼层

谢谢楼主分享

回复支持反对

发表于 2010-9-7 20:07:33 | 显示全部楼层

看看，多谢

回复支持反对

12 / 2 页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-17 14:28 , Processed in 0.115596 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表