设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Design Challenges at 65nm and Beyond

123 / 3 页下一页

返回列表发新帖

楼主: onthefly

[资料] Design Challenges at 65nm and Beyond

发表于 2010-8-11 00:58:58 | 显示全部楼层

Good! Thanks for the sharing!

回复支持反对

发表于 2010-8-11 15:47:35 | 显示全部楼层

thank you

回复支持反对

发表于 2010-8-19 22:20:30 | 显示全部楼层

HI
Thanks dude

回复支持反对

发表于 2010-8-28 09:52:25 | 显示全部楼层

1# onthefly

回复支持反对

发表于 2010-8-28 11:11:46 | 显示全部楼层

thanks for sharing

回复支持反对

发表于 2010-8-29 15:26:41 | 显示全部楼层

xiexie

回复支持反对

发表于 2010-9-4 20:06:05 | 显示全部楼层

谢谢楼主，正好在学习这个呢

回复支持反对

发表于 2010-11-3 11:06:02 | 显示全部楼层

正需要，谢谢！

回复支持反对

发表于 2011-5-8 20:29:36 | 显示全部楼层

fdu下载的，不错，谢谢

回复支持反对

发表于 2011-6-7 18:54:03 | 显示全部楼层

hao dong xi

回复支持反对

123 / 3 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-26 12:45 , Processed in 0.134071 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表