在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 4710|回复: 8

[求助] DC中的时钟设置问题

[复制链接]
发表于 2010-4-24 22:58:42 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
设计中源时种clk,这个时钟在反向等组合逻辑下又生成有门控时钟clk_gated,然后这个门控时钟又生成另个一个时钟clk1,这种时钟关系怎么描述和约束啊?
期待您的解答,谢谢
 楼主| 发表于 2010-4-25 22:14:42 | 显示全部楼层
希望大家帮我解答一下,不知道怎么进行下去了
回复 支持 反对

举报

发表于 2010-4-26 20:21:56 | 显示全部楼层
create_clock
create_generate_clock
create_generate_clock
set_false_path
回复 支持 反对

举报

发表于 2010-4-27 11:17:55 | 显示全部楼层
内建时钟?
回复 支持 反对

举报

发表于 2010-4-27 12:17:15 | 显示全部楼层
clk进入reg的D端后都需要定义genarate clock,经过组合逻辑或ICG都不需要定义。
回复 支持 反对

举报

 楼主| 发表于 2010-5-4 15:19:00 | 显示全部楼层
5# leadwellfine
谢谢你啊,很受用.
现在做的设计时钟clk从组合逻辑出来,会作为时钟使用clk_gated
而且这个新时钟还会经过一些逻辑以及reg出来,作为时钟使用clk1
这种情况下,是使用creat_generated_clock来约束clk1吗,它的源时钟是clk对吗?
期待您的解答
回复 支持 反对

举报

发表于 2010-7-19 10:29:45 | 显示全部楼层
如果我理解你的话没问题的话,应该就是和你说的一样,呵呵。
回复 支持 反对

举报

发表于 2010-7-19 10:33:24 | 显示全部楼层
学习下
回复 支持 反对

举报

发表于 2010-7-30 10:02:51 | 显示全部楼层
学习下,楼主问题解决后还请给个解决方法
回复 支持 反对

举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐

奖励300信元 | 下载SoC设计技术(视频+PDF资料)
奖励300信元 | 下载SoC设计技术(视频+PDF资料)
元 | 下载SoC设计技术(视频+PDF资料) 奖励300信元

查看 »

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-25 13:11 , Processed in 0.233004 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表