在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 2735|回复: 1

[求助] altera芯片中的PLL

[复制链接]
发表于 2010-4-23 23:14:09 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
我想问下,哪位有调用ALTERA芯片内部PLL的经验啊,就是内部设置相位偏移按照什么规律的啊?我设置很多种,如果设置偏移2ns,可是哪综合后网表出来仿真,根本没有偏移这么多,毫无规律性的啊?
发表于 2010-4-24 09:14:24 | 显示全部楼层
布局布线后仿真呢?
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-10 02:48 , Processed in 0.179920 second(s), 10 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表