设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 关于 verilog 的用法
12
返回列表 发新帖
楼主: yzzzy2003

[原创] 关于 verilog 的用法

[复制链接]
thesoloist
发表于 2010-5-7 10:20:25 | 显示全部楼层
$display在debug和验证的时候很有用的
回复 支持 反对

举报

silencex8
发表于 2010-5-14 22:58:57 | 显示全部楼层
有用啊
回复 支持 反对

举报

rr253
发表于 2010-5-15 07:52:29 | 显示全部楼层
在命令窗口中
回复 支持 反对

举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-6 19:57 , Processed in 0.103408 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表