设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Advanced Digital Design with the Verilog HDL

1 2 3 4 567 8 9 10 ... 13 / 13 页下一页

返回列表发新帖

楼主: gambolrf

[资料] Advanced Digital Design with the Verilog HDL

发表于 2013-8-28 10:36:26 | 显示全部楼层

钱不够了啊

回复支持反对

发表于 2013-8-28 10:37:21 | 显示全部楼层

下了一半，惨

回复支持反对

发表于 2013-9-24 01:02:47 | 显示全部楼层

这个好贵，不过还是很有用的

回复支持反对

发表于 2013-10-2 00:32:35 | 显示全部楼层

收藏吧，攒攒积分再下。。。

回复支持反对

零度浪漫123

发表于 2014-1-7 20:53:47 | 显示全部楼层

非常感谢分享此书

回复支持反对

发表于 2014-1-8 09:39:02 | 显示全部楼层

很经典的教材，受益匪浅

回复支持反对

发表于 2014-3-19 10:03:50 | 显示全部楼层

楼主，第几版？

回复支持反对

发表于 2014-3-19 10:08:37 | 显示全部楼层

有没有知道是第几版？

回复支持反对

发表于 2014-8-20 16:44:42 | 显示全部楼层

good ones

回复支持反对

发表于 2014-8-20 16:46:00 | 显示全部楼层

good ones

回复支持反对

1 2 3 4 567 8 9 10 ... 13 / 13 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-28 09:57 , Processed in 0.104101 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表