关于BUFR的问题

airtd · 发表于 2010-4-21 10:05:03

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

看到BUFR只能驱动区域内逻辑，加两个相邻区域，最多3个时钟区域；
我做了个简单测试，诸如BANK22的一个CC输入作为clock 经过BUFR；
BANK13，BANK14分别一个管脚输入信号；
CLK采样后输出到BANK34一个管脚。
对于管脚来说跨了几个column，ISE却没有报错；
why？
这个最多3个区域怎么理解呢？

emaklutz · 发表于 2010-4-21 10:35:06

LZ用的是V几的FPGA？

airtd · 发表于 2010-4-21 11:11:19

2# emaklutz
V6的
不过BUFR在4、5、6都有了的

airtd · 发表于 2010-4-21 14:42:43

1# airtd
算我自己回复一个；
只驱动一个pin脚没有报错，后来针对pin脚使用IDDR和ODDR就报错了；
这里驱动相邻区域是按照bank的号划分的，诸如23上面CC可以驱动22和24bank

emaklutz · 发表于 2010-4-21 18:16:32

学习了，顶一下！

userofyours · 发表于 2017-11-5 10:14:17

学习了@@！@@

yhmwjmm · 发表于 2017-11-6 20:26:54

学习了！！！！

账号		自动登录	找回密码
密码			注册

[讨论] 关于BUFR的问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

浏览过的版块