设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Advanced Digital Design with the Verilog HDL 源码（ ...

1 2 345 6 7 / 7 页下一页

返回列表发新帖

楼主: wen1wu9

[资料] Advanced Digital Design with the Verilog HDL 源码（ Michael D. Ciletti）

发表于 2012-10-27 17:04:14 | 显示全部楼层

这本书适合有一定数字逻辑设计和Verilog HDL编程经验的人学习

回复支持反对

发表于 2012-11-10 20:15:33 | 显示全部楼层

second version?

回复支持反对

发表于 2012-11-22 03:48:23 | 显示全部楼层

lets see...

回复支持反对

发表于 2013-4-17 10:40:21 | 显示全部楼层

回复支持反对

发表于 2013-4-20 13:22:12 | 显示全部楼层

謝謝分享

回复支持反对

发表于 2013-4-20 15:35:08 | 显示全部楼层

谢谢了先

回复支持反对

发表于 2013-4-21 17:12:37 | 显示全部楼层

是多少页的

回复支持反对

发表于 2013-4-21 17:21:46 | 显示全部楼层

dinglouzhu

回复支持反对

发表于 2013-4-21 17:22:48 | 显示全部楼层

dinglouzhua

回复支持反对

发表于 2013-5-7 14:01:05 | 显示全部楼层

感謝分享

回复支持反对

1 2 345 6 7 / 7 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-26 00:15 , Processed in 0.086346 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表