设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › verilog HDL语言视频教程(用的是夏宇闻老师的教材) ...

1 ... 2 3 4 5 678 9 10 11 ... 17 / 17 页下一页

返回列表发新帖

楼主: wangyz

[原创] verilog HDL语言视频教程(用的是夏宇闻老师的教材)

发表于 2011-4-16 18:09:57 | 显示全部楼层

很好很好很好很好

回复支持反对

发表于 2011-4-16 18:11:59 | 显示全部楼层

学习一下

回复支持反对

发表于 2011-4-30 18:03:58 | 显示全部楼层

不是夏宇闻的

回复支持反对

发表于 2011-5-4 13:56:41 | 显示全部楼层

试用下能否学到更好的

回复支持反对

发表于 2011-5-11 00:36:10 | 显示全部楼层

花了不少银子啊

回复支持反对

发表于 2011-5-26 22:27:36 | 显示全部楼层

额，，怎么不能解压缩？？

回复支持反对

发表于 2011-6-1 21:30:02 | 显示全部楼层

不错，分享一下

回复支持反对

发表于 2011-6-2 00:27:22 | 显示全部楼层

额..............

回复支持反对

发表于 2011-7-7 17:19:39 | 显示全部楼层

thanks！

回复支持反对

发表于 2011-7-7 17:38:57 | 显示全部楼层

我也是这本书

回复支持反对

1 ... 2 3 4 5 678 9 10 11 ... 17 / 17 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-26 12:37 , Processed in 0.139462 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表