设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 时序分析与约束

123 / 3 页下一页

返回列表发新帖

楼主: bsliu2008

[原创] 时序分析与约束

发表于 2010-4-11 23:56:16 | 显示全部楼层

谢谢！

回复支持反对

使用道具举报

发表于 2010-4-12 09:14:47 | 显示全部楼层

多谢楼主!

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-4-12 11:12:27 | 显示全部楼层

有没有具体讲如何设置信号的约束条件的资料啊？

回复支持反对

使用道具举报

发表于 2010-4-12 17:06:39 | 显示全部楼层

1# bsliu2008

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-4-12 17:09:37 | 显示全部楼层

9# ayamitek

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-4-13 08:53:00 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-4-14 16:11:44 | 显示全部楼层

好东东要看看

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-4-14 16:23:21 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-4-20 10:16:26 | 显示全部楼层

非常不错

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-4-20 10:50:29 | 显示全部楼层

回复支持反对

使用道具举报

123 / 3 页下一页

返回列表发新帖

关闭

站长推荐 /1

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-7-20 12:01 , Processed in 0.145825 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表