设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 编写高效率的testbench

1 2 34 / 4 页

返回列表发新帖

楼主: yimiqiba

[资料] 编写高效率的testbench

发表于 2011-9-24 15:52:15 | 显示全部楼层

thanks

回复支持反对

使用道具举报

发表于 2011-9-29 02:38:41 | 显示全部楼层

很實用，謝謝

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2011-9-29 07:28:52 | 显示全部楼层

回复 1# yimiqiba

xixiexie

回复支持反对

使用道具举报

发表于 2011-10-6 16:03:26 | 显示全部楼层

thank you very much !!!

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2011-10-6 22:56:51 | 显示全部楼层

thanx

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

挂在天边的鱼

发表于 2011-10-7 00:55:46 | 显示全部楼层

下来看看，不知道写的怎么样，testbench可是设计验证中很重要的一部分啊

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

1 2 34 / 4 页

返回列表发新帖

关闭

站长推荐 /1

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-7-18 06:06 , Processed in 0.076337 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表