设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 从算法设计到硬线逻辑的实现——实验练习与Verilog语法 ...
123456
返回列表 发新帖
楼主: zm2010

[资料] 从算法设计到硬线逻辑的实现——实验练习与Verilog语法手册

[复制链接]
bbchgd
发表于 2019-5-27 15:44:31 | 显示全部楼层
good good !
回复 支持 反对

举报

xiaofuss111
发表于 2019-5-28 09:56:26 | 显示全部楼层
谢谢分享
回复 支持 反对

举报

emperor540
发表于 2019-7-5 16:07:31 | 显示全部楼层
太優秀的文章感謝分享喔
回复 支持 反对

举报

jimcmwang
发表于 2019-7-5 16:16:05 | 显示全部楼层

从算法设计到硬线逻辑的实现——实验练习与Verilog语法手册
回复 支持 反对

举报

IC543031546
发表于 2019-7-6 19:42:25 | 显示全部楼层
谢谢分享
回复 支持 反对

举报

freebigfish
发表于 2019-7-8 09:42:31 | 显示全部楼层
正好下载一个看看
回复 支持 反对

举报

123456
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-5 11:51 , Processed in 0.108046 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表