设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 可综合的Verilog语法(剑桥大学,影印)

1 2 3 4 5 6 789 / 9 页下一页

返回列表发新帖

楼主: apachee

[资料] 可综合的Verilog语法(剑桥大学,影印)

发表于 2013-4-24 10:42:10 | 显示全部楼层

谢谢分享，下回来学习下

回复支持反对

发表于 2013-4-24 12:25:27 | 显示全部楼层

thanks for sharing

回复支持反对

发表于 2013-4-24 13:06:22 | 显示全部楼层

97年的文档, 老是老了点.

回复支持反对

发表于 2013-4-24 13:17:38 | 显示全部楼层

louzhuxinkule

回复支持反对

发表于 2014-10-8 09:56:59 | 显示全部楼层

great material, thx!

回复支持反对

发表于 2014-10-8 10:03:20 | 显示全部楼层

useful stuff, thx for sharing!

回复支持反对

发表于 2014-10-8 13:54:27 | 显示全部楼层

谢谢楼主

回复支持反对

发表于 2014-10-8 14:06:04 | 显示全部楼层

謝謝分享

回复支持反对

发表于 2014-11-1 01:00:52 | 显示全部楼层

很好的书！！

回复支持反对

发表于 2014-11-1 01:39:22 | 显示全部楼层

学习学习，谢谢了

回复支持反对

1 2 3 4 5 6 789 / 9 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-4 13:42 , Processed in 0.146615 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表