设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Altera公司的Verilog Coding Style

12 / 2 页

返回列表发新帖

楼主: fbli1987

[资料] Altera公司的Verilog Coding Style

发表于 2010-3-5 13:44:53 | 显示全部楼层

不错，多谢！

回复支持反对

发表于 2010-3-5 14:14:54 | 显示全部楼层

thanks

回复支持反对

发表于 2010-3-7 22:12:06 | 显示全部楼层

Thanks for sharing !!

回复支持反对

发表于 2010-3-8 09:52:06 | 显示全部楼层

thanks!!!!

回复支持反对

发表于 2010-3-14 21:35:02 | 显示全部楼层

学习学习哈

回复支持反对

发表于 2010-7-23 20:04:44 | 显示全部楼层

参考参考

回复支持反对

发表于 2010-7-31 23:02:06 | 显示全部楼层

不知道那个公司的coding style比较好呢

回复支持反对

发表于 2010-11-15 14:47:23 | 显示全部楼层

thank you

回复支持反对

发表于 2011-1-19 15:13:32 | 显示全部楼层

感谢lz分享！

回复支持反对

发表于 2011-1-19 16:43:23 | 显示全部楼层

thank U!!

回复支持反对

12 / 2 页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-26 04:13 , Processed in 0.102958 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表