设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 利用verilog实现数据排序

1 2 3 4 5 6 789 10 / 10 页下一页

返回列表发新帖

楼主: xuhao417347761

[资料] 利用verilog实现数据排序

发表于 2016-9-6 22:34:14 | 显示全部楼层

学习下，谢谢分享~

回复支持反对

发表于 2016-9-6 22:42:38 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2016-11-22 10:36:14 | 显示全部楼层

散了吧，冒泡排序

回复支持反对

发表于 2016-11-23 20:59:46 | 显示全部楼层

回复 1# xuhao417347761

谢谢分享！

回复支持反对

发表于 2016-11-23 21:06:33 | 显示全部楼层

回复 1# xuhao417347761

谢谢分享！

回复支持反对

我是传奇vip16

发表于 2016-12-5 09:25:24 | 显示全部楼层

task 可综合吗？好像不能吧

回复支持反对

发表于 2017-2-28 23:08:10 | 显示全部楼层

十分感谢！

回复支持反对

发表于 2017-3-5 11:17:06 | 显示全部楼层

很好，感谢。

回复支持反对

发表于 2017-3-15 21:33:20 | 显示全部楼层

hao dongxi a . kankan

回复支持反对

发表于 2017-3-30 01:03:45 | 显示全部楼层

thanks for sharing

回复支持反对

1 2 3 4 5 6 789 10 / 10 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-2 02:03 , Processed in 0.100393 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表