设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 开源CPU设计（Risc-v,OpenMips等） › CPU设计杂谈 › 可综合的Verilog RISC CPU设计

123 4 5 6 7 8 9 10 ... 13 / 13 页下一页

返回列表发新帖

楼主: raneewu

可综合的Verilog RISC CPU设计

发表于 2010-4-20 16:48:12 | 显示全部楼层

谢谢哦

回复支持反对

发表于 2010-4-20 19:01:26 | 显示全部楼层

好东西啊

回复支持反对

发表于 2010-4-20 19:03:33 | 显示全部楼层

好东西

回复支持反对

发表于 2010-4-20 23:05:12 | 显示全部楼层

感谢楼主!

回复支持反对

发表于 2010-4-21 19:40:46 | 显示全部楼层

good things ,tnanks

回复支持反对

发表于 2010-4-22 10:43:07 | 显示全部楼层

kankan

回复支持反对

发表于 2010-4-22 13:28:25 | 显示全部楼层

可综合的Verilog RISC CPU设计

回复支持反对

发表于 2010-4-23 10:54:51 | 显示全部楼层

kankan 3x

回复支持反对

发表于 2010-5-2 12:00:35 | 显示全部楼层

OKOKok

回复支持反对

yuem.yang@gmail

发表于 2010-8-8 16:51:34 | 显示全部楼层

我正在设计这个，可以拿来参考！

回复支持反对

123 4 5 6 7 8 9 10 ... 13 / 13 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-10 06:39 , Processed in 0.099946 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表