设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 开源CPU设计（Risc-v,OpenMips等） › CPU设计杂谈 › 可综合的Verilog RISC CPU设计

1 ... 4 5 6 7 8 9 101112 / 12 页下一页

返回列表发新帖

楼主: raneewu

可综合的Verilog RISC CPU设计

发表于 2016-1-29 16:39:05 | 显示全部楼层

谢谢！！！

回复支持反对

发表于 2016-3-25 15:53:05 | 显示全部楼层

谢谢！！！！！！！！！！

回复支持反对

发表于 2016-3-26 19:01:52 | 显示全部楼层

好东西

回复支持反对

发表于 2016-3-26 19:04:00 | 显示全部楼层

已收藏

回复支持反对

发表于 2016-6-12 11:33:08 | 显示全部楼层

好东西

回复支持反对

发表于 2016-9-6 14:00:04 | 显示全部楼层

thank you for your sharing

回复支持反对

发表于 2016-9-11 12:24:47 | 显示全部楼层

有借鉴价值

回复支持反对

发表于 2016-9-12 10:41:24 | 显示全部楼层

回复 1# raneewu

thanks for sharing

回复支持反对

发表于 2016-9-19 21:19:39 | 显示全部楼层

thnx!

回复支持反对

发表于 2016-9-20 05:48:44 | 显示全部楼层

试试看能不能在cycloneII上实现.

回复支持反对

1 ... 4 5 6 7 8 9 101112 / 12 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-11 17:27 , Processed in 0.140475 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表