设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › FPGA新年大礼包
123下一页
返回列表 发新帖
查看: 4506|回复: 21

[资料] FPGA新年大礼包

[复制链接]
发表于 2010-2-27 00:24:49 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

×
FPGA新年大礼包
大礼包

FPGA管脚分配需要考虑的因素.pdf

41.35 KB, 下载次数: 40 , 下载积分: 资产 -2 信元, 下载支出 2 信元

FPGA设计（设计思想与技巧）.pdf

287.17 KB, 下载次数: 31 , 下载积分: 资产 -2 信元, 下载支出 2 信元

FPGA时钟讲解.pdf

315.65 KB, 下载次数: 22 , 下载积分: 资产 -2 信元, 下载支出 2 信元

Verilog典型电路设计 华为.pdf

310.11 KB, 下载次数: 13 , 下载积分: 资产 -2 信元, 下载支出 2 信元

xilinx时序约束培训教材.pdf

1.42 MB, 下载次数: 9 , 下载积分: 资产 -2 信元, 下载支出 2 信元

华为同步电路设计规范.pdf

374.94 KB, 下载次数: 8 , 下载积分: 资产 -2 信元, 下载支出 2 信元

门控时钟与时钟偏移分析.pdf

169.95 KB, 下载次数: 10 , 下载积分: 资产 -2 信元, 下载支出 2 信元

Verilog_golden中文版.pdf

511.67 KB, 下载次数: 18 , 下载积分: 资产 -2 信元, 下载支出 2 信元

硬件设计指南E.pdf

488.39 KB, 下载次数: 10 , 下载积分: 资产 -2 信元, 下载支出 2 信元

Verilog典型电路设计 华为.pdf

310.11 KB, 下载次数: 15 , 下载积分: 资产 -2 信元, 下载支出 2 信元

相关帖子
回复

使用道具 举报

发表于 2010-2-27 13:53:53 | 显示全部楼层
谢谢了。。
回复 支持 反对

使用道具 举报

wine_boy
头像被屏蔽
发表于 2010-2-27 14:11:25 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
回复 支持 反对

使用道具 举报

suigr
发表于 2010-2-27 14:22:39 | 显示全部楼层
非常感谢
回复 支持 反对

使用道具 举报

发表于 2010-2-27 14:32:52 | 显示全部楼层
谢谢啦
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

suigr
发表于 2010-2-27 14:33:45 | 显示全部楼层
不过没有信元了，无法下载，呵呵
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

suigr
发表于 2010-2-27 15:29:08 | 显示全部楼层
晕，居然有重复啊！
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

小勺
发表于 2010-2-27 18:32:30 | 显示全部楼层
这是集中给出的资源啊，呵呵
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2010-2-28 19:42:48 | 显示全部楼层
这么多，快没钱了
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2010-2-28 19:44:27 | 显示全部楼层
楼主再压一下，谢谢
回复 支持 反对

使用道具 举报

下一页 »
123下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-2 17:00 , Processed in 0.219433 second(s), 11 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表