设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Altera FPGA CPLD设计基础篇

1 ... 6 7 8 91011 12 13 14 ... 38 / 38 页下一页

返回列表发新帖

楼主: hjchen01

[资料] Altera FPGA CPLD设计基础篇

发表于 2010-7-1 18:04:10 | 显示全部楼层

这是权威资料

回复支持反对

发表于 2010-7-1 18:05:21 | 显示全部楼层

lz是活雷风

回复支持反对

发表于 2010-7-1 18:06:31 | 显示全部楼层

准备搞硬件了

回复支持反对

发表于 2010-7-1 18:07:32 | 显示全部楼层

恩，找到了50m的

回复支持反对

发表于 2010-7-1 18:08:45 | 显示全部楼层

这个比较下

回复支持反对

发表于 2010-7-1 18:10:15 | 显示全部楼层

下的太疼了

回复支持反对

发表于 2010-7-1 18:16:01 | 显示全部楼层

好慢啊，

回复支持反对

发表于 2010-7-1 18:17:05 | 显示全部楼层

回家去

回复支持反对

发表于 2010-7-1 18:18:57 | 显示全部楼层

主啊，下午都过去了

回复支持反对

发表于 2010-7-1 18:20:20 | 显示全部楼层

我在灌水吗

回复支持反对

1 ... 6 7 8 91011 12 13 14 ... 38 / 38 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-10 04:59 , Processed in 0.146219 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表