设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › verilog HDLY与VHDL语言

1 23 / 3 页

返回列表发新帖

楼主: feilong87

[求助] verilog HDLY与VHDL语言

发表于 2010-8-30 15:46:53 | 显示全部楼层

verilog用的多一些，但有些公司也需要用VHDL,学好一门，另一门先熟悉着

回复支持反对

发表于 2010-8-30 16:03:18 | 显示全部楼层

刚看到，受用了

回复支持反对

发表于 2010-8-30 16:05:48 | 显示全部楼层

1# feilong87 verilog还是比较好学的，vhdl感觉比较繁琐。

回复支持反对

发表于 2010-8-30 16:09:33 | 显示全部楼层

1# feilong87 verilog还是比较好学的，vhdl感觉比较繁琐。

回复支持反对

1 23 / 3 页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-30 00:33 , Processed in 0.089112 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表