设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 一个DDR SDRAM控制器的设计

1 ... 9 10 11 121314 15 16 17 ... 19 / 19 页下一页

返回列表发新帖

楼主: bbpfancy

[资料] 一个DDR SDRAM控制器的设计

发表于 2013-4-3 21:37:19 | 显示全部楼层

好啊很详细

回复支持反对

发表于 2013-7-15 17:10:32 | 显示全部楼层

感谢分享正好看看

回复支持反对

发表于 2013-8-5 15:51:22 | 显示全部楼层

谢谢楼主分享啊

回复支持反对

发表于 2013-8-6 12:31:30 | 显示全部楼层

thanks!

回复支持反对

发表于 2013-8-8 21:10:21 | 显示全部楼层

试试看看

回复支持反对

发表于 2013-8-19 20:28:48 | 显示全部楼层

very nice，thank you。

回复支持反对

发表于 2013-8-19 21:29:26 | 显示全部楼层

看看吧？！

回复支持反对

发表于 2014-1-14 21:44:15 | 显示全部楼层

感恩大大分享

回复支持反对

发表于 2014-1-20 13:34:53 | 显示全部楼层

DDR4 SDRAM标准

回复支持反对

发表于 2014-7-3 23:18:10 | 显示全部楼层

看看怎么样

回复支持反对

1 ... 9 10 11 121314 15 16 17 ... 19 / 19 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-29 20:47 , Processed in 0.148136 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表