设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 初学向大家请教 Altera 官网的这段实例程序的意义？ ...

返回列表发新帖

查看: 2486|回复: 0

[求助] 初学向大家请教 Altera 官网的这段实例程序的意义？

发表于 2010-1-8 23:25:51 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

http://www.altera.com.cn/support/examples/verilog/ver-cascaded-fft-ifft.html

登录/注册后可看大图

请问上面的这个范例实现了什么功能～又是怎样的设计思路呢？

相关帖子

回复

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-3 18:30 , Processed in 0.178996 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表