设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Altera时序优化培训资料

123 4 5 / 5 页下一页

返回列表发新帖

楼主: xusamuel

[资料] Altera时序优化培训资料

发表于 2010-2-3 18:24:18 | 显示全部楼层

很实用的说，谢谢LZ分享

回复支持反对

发表于 2010-2-3 18:25:06 | 显示全部楼层

好东西，再顶下，谢谢lz

回复支持反对

发表于 2010-2-4 14:03:20 | 显示全部楼层

确实是好东西！

回复支持反对

发表于 2010-2-4 22:15:28 | 显示全部楼层

时序还是时序

回复支持反对

发表于 2010-2-8 13:58:42 | 显示全部楼层

很好的资料，谢谢

回复支持反对

发表于 2010-2-14 22:46:13 | 显示全部楼层

看看该资料

回复支持反对

发表于 2010-2-15 01:14:13 | 显示全部楼层

good data, thx

回复支持反对

发表于 2010-2-15 01:16:33 | 显示全部楼层

worth learning, thx

回复支持反对

发表于 2010-2-22 10:52:17 | 显示全部楼层

不错，谢谢分享

回复支持反对

发表于 2010-3-7 22:27:56 | 显示全部楼层

thanks for sharing!

回复支持反对

123 4 5 / 5 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-25 18:34 , Processed in 0.071312 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表