设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › verilog编写规范，设计经验

123 / 3 页下一页

返回列表发新帖

楼主: dft2009

[转贴] verilog编写规范，设计经验

发表于 2010-3-29 23:15:36 | 显示全部楼层

多谢
学习学习

回复支持反对

发表于 2010-4-3 14:25:06 | 显示全部楼层

ding!ding!ding！

回复支持反对

发表于 2010-4-3 16:00:49 | 显示全部楼层

谢谢楼主分享！

回复支持反对

发表于 2010-4-10 18:33:26 | 显示全部楼层

太快了，马上就没钱了

回复支持反对

发表于 2010-4-12 12:38:38 | 显示全部楼层

谢谢了 1# dft2009

回复支持反对

发表于 2010-4-12 19:21:13 | 显示全部楼层

3Ks .LZ

回复支持反对

发表于 2010-4-12 19:33:32 | 显示全部楼层

good thx

回复支持反对

发表于 2010-4-13 14:07:06 | 显示全部楼层

谢谢 ,下下来看看

回复支持反对

发表于 2011-3-21 22:22:05 | 显示全部楼层

顶下，支持楼主！

回复支持反对

发表于 2011-3-21 23:05:10 | 显示全部楼层

dddddddddddddd

回复支持反对

123 / 3 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-5 23:07 , Processed in 0.068814 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表