设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › 资源共享 › EDA资源使用讨论 › 基于systemverilog语言验证方法学（中文）

1 23 / 3 页

返回列表发新帖

楼主: xuwangzhiye

基于systemverilog语言验证方法学（中文）

发表于 2010-10-18 20:57:10 | 显示全部楼层

THANKS

回复支持反对

使用道具举报

发表于 2011-7-5 14:20:33 | 显示全部楼层

顶顶顶顶顶顶顶顶顶！！！

回复支持反对

使用道具举报

发表于 2011-12-14 21:19:24 | 显示全部楼层

谢谢分享

回复支持反对

使用道具举报

发表于 2011-12-15 12:30:09 | 显示全部楼层

谢谢分享，学习一下

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2012-1-24 00:44:03 | 显示全部楼层

下之前看清楚了，不过这个比较短小，先看看先

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2012-7-22 11:41:50 | 显示全部楼层

Thanks for sharing

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

1 23 / 3 页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-7-16 06:19 , Processed in 0.125465 second(s), 6 queries , Gzip On, MemCached On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表