设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 后端设计 › 后端资料区 › cadence内部的verilog培训教材（附lab）
1 ...456789101112
返回列表 发新帖
楼主: huanguestc

[转贴] cadence内部的verilog培训教材（附lab）

[复制链接]
zhiyuxzh123
发表于 2021-11-8 23:00:38 | 显示全部楼层
多谢多谢
回复 支持 反对

举报

Gahou
发表于 2021-11-11 10:21:59 | 显示全部楼层
good, thanks.
回复 支持 反对

举报

Eudora
发表于 2021-11-12 14:13:24 | 显示全部楼层
先下来看看
回复 支持 反对

举报

lans0625
发表于 2021-11-12 22:23:37 | 显示全部楼层
谢谢分享
回复 支持 反对

举报

winch0502
发表于 2021-11-17 22:33:39 | 显示全部楼层
謝謝分享~
回复 支持 反对

举报

1 ...456789101112
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-11 11:39 , Processed in 0.115831 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表