设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Digital VLSI chip design with cadence and synopsys C ...

1 ... 50 51 52 535455 56 57 58 ... 80 / 80 页下一页

返回列表发新帖

楼主: lshrrr

[资料] Digital VLSI chip design with cadence and synopsys CAD tools

发表于 2010-8-20 06:15:13 | 显示全部楼层

回复支持反对

发表于 2010-8-20 07:21:03 | 显示全部楼层

回复支持反对

发表于 2010-8-20 07:23:03 | 显示全部楼层

回复支持反对

发表于 2010-8-20 07:25:35 | 显示全部楼层

回复支持反对

发表于 2010-8-20 07:27:17 | 显示全部楼层

回复支持反对

发表于 2010-8-20 07:30:24 | 显示全部楼层

回复支持反对

发表于 2010-8-20 07:41:37 | 显示全部楼层

回复支持反对

发表于 2010-8-20 07:49:03 | 显示全部楼层

回复支持反对

发表于 2010-8-20 07:50:45 | 显示全部楼层

回复支持反对

发表于 2010-8-20 07:56:59 | 显示全部楼层

回复支持反对

1 ... 50 51 52 535455 56 57 58 ... 80 / 80 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-23 18:57 , Processed in 0.019698 second(s), 6 queries , Gzip On, MemCached On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表