设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Digital VLSI chip design with cadence and synopsys C ...

1 ... 40 41 42 434445 46 47 48 ... 80 / 80 页下一页

返回列表发新帖

楼主: lshrrr

[资料] Digital VLSI chip design with cadence and synopsys CAD tools

发表于 2010-6-30 09:14:59 | 显示全部楼层

学习了，谢谢楼主............

回复支持反对

发表于 2010-7-2 11:00:29 | 显示全部楼层

这个可以用！！！！！！！！！！

回复支持反对

追天鹅的青蛙

发表于 2010-7-5 11:17:11 | 显示全部楼层

不错的书，中文版的卖59块，黑啊

回复支持反对

追天鹅的青蛙

发表于 2010-7-5 11:20:51 | 显示全部楼层

版主搞5个包，新元不够啊

回复支持反对

发表于 2010-7-5 14:57:28 | 显示全部楼层

1# lshrrr 谢谢啦

回复支持反对

发表于 2010-7-8 00:24:23 | 显示全部楼层

thank you

回复支持反对

发表于 2010-7-8 16:45:26 | 显示全部楼层

回复支持反对

发表于 2010-7-8 16:47:12 | 显示全部楼层

回复支持反对

发表于 2010-7-8 16:55:50 | 显示全部楼层

回复支持反对

发表于 2010-7-8 16:57:22 | 显示全部楼层

回复支持反对

1 ... 40 41 42 434445 46 47 48 ... 80 / 80 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-22 09:37 , Processed in 0.058575 second(s), 7 queries , Gzip On, MemCached On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表