设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Digital VLSI chip design with cadence and synopsys C ...

1 ... 12 13 14 151617 18 19 20 ... 80 / 80 页下一页

返回列表发新帖

楼主: lshrrr

[资料] Digital VLSI chip design with cadence and synopsys CAD tools

发表于 2010-2-24 00:49:16 | 显示全部楼层

eetop

回复支持反对

发表于 2010-2-24 00:50:38 | 显示全部楼层

eetop

回复支持反对

发表于 2010-2-24 01:05:02 | 显示全部楼层

eetop

回复支持反对

发表于 2010-2-24 01:06:29 | 显示全部楼层

eettoopp

回复支持反对

发表于 2010-2-24 01:09:01 | 显示全部楼层

eetop

回复支持反对

发表于 2010-2-24 01:11:17 | 显示全部楼层

eetop

回复支持反对

发表于 2010-2-24 01:12:44 | 显示全部楼层

eetop

回复支持反对

发表于 2010-2-24 01:29:20 | 显示全部楼层

eetop

回复支持反对

发表于 2010-2-24 20:24:37 | 显示全部楼层

1# lshrrr 非常感谢，非常棒！！！

回复支持反对

发表于 2010-2-26 01:31:47 | 显示全部楼层

thanks

回复支持反对

1 ... 12 13 14 151617 18 19 20 ... 80 / 80 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-5 11:42 , Processed in 0.141719 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表