50M时钟输入，想得到1HZ的输出时钟，大家一般怎么做分频？

liukun · 发表于 2009-12-29 13:51:02

111111111

wingy · 发表于 2009-12-29 17:23:34

用counter

lstella · 发表于 2009-12-30 14:09:41

直接用原理图画的

09120058 · 发表于 2009-12-30 14:32:25

计数分频

qushaobo · 发表于 2009-12-30 16:55:11

没有最好,只有最合适:
1 方法一,单一时钟控制,单一计数器
2.单一时钟,多级计数,前级为后级en.相对稳定
3,多时钟,多级计数.相对功率低.

ineedpower · 发表于 2009-12-30 17:40:46

最简单就直接counter，26位。
省一点就是50M=390625 * 128
先二分频再5分频，这样功率最小。
ccwan 发表于 2009-12-29 13:32

登录/注册后可看大图

请问下，这个是怎么算出来的？

sinxsinx · 发表于 2010-1-2 13:57:02

Ripple Counter + 同步 counter 最简单.

第一：7-bit Ripple Counter 实现 50MHz / 128 = 390625Hz
第二：19-bit 同步 counter 实现 390625Hz / 390625 = 1 Hz

icdreamer · 发表于 2010-1-2 14:17:24

弄一个模50的计数器不就行了吗

cute_lover · 发表于 2010-1-2 17:56:10

最简单的就是计数器

bjtu_glh · 发表于 2010-1-3 16:39:36

FPGA中的PLL一般没有这么大的分频因数
反正低端FPGA中应该得不到1HZ
用Counter了

账号		自动登录	找回密码
密码			注册

[求助] 50M时钟输入，想得到1HZ的输出时钟，大家一般怎么做分频？