设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › SystemVerilog 断言及其应用.pdf

1 ... 3 4 5 6 789 10 11 12 / 12 页下一页

返回列表发新帖

楼主: heiyiren

[资料] SystemVerilog 断言及其应用.pdf

发表于 2013-4-15 10:57:41 | 显示全部楼层

回复 1# heiyiren

挺好的。大致知道断言是什么回事。有简单的例子~

回复支持反对

发表于 2013-4-17 23:17:19 | 显示全部楼层

断言有点难哦

回复支持反对

发表于 2013-4-18 22:00:37 | 显示全部楼层

谢谢共享！

回复支持反对

发表于 2013-4-26 22:17:07 | 显示全部楼层

多谢分享！

回复支持反对

发表于 2013-4-27 15:42:14 | 显示全部楼层

看着有点小，不过下下来看看

回复支持反对

发表于 2013-5-6 02:08:47 | 显示全部楼层

感谢分享！~~~~~~~~~~

回复支持反对

发表于 2013-5-6 10:36:06 | 显示全部楼层

thanks

回复支持反对

发表于 2013-5-26 14:50:31 | 显示全部楼层

好资料，感谢分享

回复支持反对

发表于 2013-6-1 13:10:53 | 显示全部楼层

谢谢~

回复支持反对

发表于 2013-6-1 13:11:53 | 显示全部楼层

xiexie~

回复支持反对

1 ... 3 4 5 6 789 10 11 12 / 12 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-31 17:55 , Processed in 0.143258 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表