设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › NC-verilog 仿真教程和实验实例

1 2 3 456 7 8 9 10 ... 21 / 21 页下一页

返回列表发新帖

楼主: younghorse

[资料] NC-verilog 仿真教程和实验实例

发表于 2010-5-4 15:22:58 | 显示全部楼层

学习学习！

回复支持反对

发表于 2010-5-4 19:16:38 | 显示全部楼层

值得下下

回复支持反对

发表于 2010-5-5 12:17:44 | 显示全部楼层

wwwwwwwwwwwwww

回复支持反对

发表于 2010-5-5 12:19:06 | 显示全部楼层

bbbbbbbbbbbbbbbbbb

回复支持反对

发表于 2010-5-5 12:26:39 | 显示全部楼层

感谢楼主分享，这个收下了！

回复支持反对

发表于 2010-5-6 09:32:26 | 显示全部楼层

1# younghorse

谢谢你的分享

回复支持反对

发表于 2010-5-6 09:36:18 | 显示全部楼层

2# younghorse
这个也很不错

回复支持反对

发表于 2010-5-6 13:15:14 | 显示全部楼层

看看怎么样

回复支持反对

发表于 2010-5-6 13:17:21 | 显示全部楼层

貌似不错啊

回复支持反对

发表于 2010-5-7 00:11:30 | 显示全部楼层

xiexiexiexie

回复支持反对

1 2 3 456 7 8 9 10 ... 21 / 21 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-5 04:42 , Processed in 0.135597 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表