设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › NC-verilog 仿真教程和实验实例

1 ... 9 10 11 121314 15 16 17 ... 21 / 21 页下一页

返回列表发新帖

楼主: younghorse

[资料] NC-verilog 仿真教程和实验实例

发表于 2010-10-24 02:03:04 | 显示全部楼层

回复支持反对

发表于 2010-10-28 00:23:04 | 显示全部楼层

用力顶

回复支持反对

发表于 2010-10-28 00:29:11 | 显示全部楼层

终于终于找到了

回复支持反对

发表于 2010-10-28 08:49:50 | 显示全部楼层

hao dongxi, xiexie

回复支持反对

发表于 2010-10-28 09:24:35 | 显示全部楼层

看看。

回复支持反对

发表于 2010-10-28 09:28:59 | 显示全部楼层

thank you

回复支持反对

发表于 2010-10-28 10:17:29 | 显示全部楼层

怎么下载不了列

回复支持反对

发表于 2010-10-28 10:59:20 | 显示全部楼层

回复 1# younghorse

Thank you for your sharing, i am learning ncverilog now. It will be very helpful.

回复支持反对

发表于 2010-10-28 11:23:00 | 显示全部楼层

thanks for sharing

回复支持反对

发表于 2010-11-4 23:18:34 | 显示全部楼层

hao dong xi ~

回复支持反对

1 ... 9 10 11 121314 15 16 17 ... 21 / 21 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-6 08:39 , Processed in 0.134942 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表