设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › spi协议verilog hdl程序包

1 ... 32 33 34 35 36 37 383940 / 40 页下一页

返回列表发新帖

楼主: 北斗

spi协议verilog hdl程序包

发表于 2016-10-9 10:32:19 | 显示全部楼层

感谢分享。

回复支持反对

发表于 2016-10-20 11:19:10 | 显示全部楼层

timescale.v文件不可用？？

回复支持反对

发表于 2016-12-26 09:38:17 | 显示全部楼层

下来看看!

回复支持反对

发表于 2016-12-26 11:50:49 | 显示全部楼层

thanks your reference

回复支持反对

发表于 2016-12-28 15:13:29 | 显示全部楼层

回复 1# 北斗

HAOREN............

回复支持反对

发表于 2017-2-16 16:14:32 | 显示全部楼层

thanks

回复支持反对

发表于 2017-7-30 14:53:41 | 显示全部楼层

顶顶顶

回复支持反对

发表于 2017-9-18 11:28:53 | 显示全部楼层

路过看看

回复支持反对

发表于 2017-9-18 14:48:48 | 显示全部楼层

好东西，感谢分享!!

回复支持反对

发表于 2018-7-12 22:06:50 | 显示全部楼层

谢谢分享。。。。

回复支持反对

1 ... 32 33 34 35 36 37 383940 / 40 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-2 04:51 , Processed in 0.085086 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表