设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › spi协议verilog hdl程序包

1 ... 19 20 21 222324 25 26 27 ... 40 / 40 页下一页

返回列表发新帖

楼主: 北斗

spi协议verilog hdl程序包

发表于 2010-1-5 22:48:38 | 显示全部楼层

谢谢分享！

回复支持反对

发表于 2010-1-22 15:48:11 | 显示全部楼层

谢谢了，正需要

回复支持反对

发表于 2010-1-22 16:27:38 | 显示全部楼层

谢谢，过几天验证一下

回复支持反对

发表于 2010-1-23 00:58:34 | 显示全部楼层

thanks

回复支持反对

发表于 2010-1-23 16:44:15 | 显示全部楼层

不错，好东西

回复支持反对

发表于 2010-1-31 20:53:37 | 显示全部楼层

怎么还下不了啊

回复支持反对

发表于 2010-1-31 20:57:54 | 显示全部楼层

挣积分

回复支持反对

发表于 2010-2-1 14:40:33 | 显示全部楼层

正在准备用FPGA与DSP之间的通信，下来试试

回复支持反对

发表于 2010-2-5 17:23:37 | 显示全部楼层

学习一下
赫赫
谢谢！

回复支持反对

发表于 2010-2-6 22:11:04 | 显示全部楼层

谢谢.....

回复支持反对

1 ... 19 20 21 222324 25 26 27 ... 40 / 40 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-12 15:19 , Processed in 0.108925 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表